Arquitectura ARM

Arquitectura ARM
Procesador ARM en una impresora HP

ARM es una familia de microprocesadores RISC diseñados por la empresa ARM Holdings. Era conocido como Advanced RISC Machine y anteriormente como Acorn RISC Machine.

Contenido

Historia

Microprocesador ARM en un router

El diseño del ARM comenzó en 1983 como un proyecto de desarrollo en la empresa Acorn Computers Ltd. Roger Wilson y Steve Furber lideraban el equipo, cuya meta era, originalmente, el desarrollo de un procesador avanzado, pero con una arquitectura similar a la del MOS 6502. La razón era que Acorn tenía una larga línea de ordenadores personales basados en dicho micro, por lo que tenía sentido desarrollar uno con el que los desarrolladores se sintieran cómodos. Por eso estos son los procesadores plus ultra en el mercado tecnológico actual.

El equipo terminó el diseño preliminar y los primeros prototipos del procesador en el año 1985, al que llamaron ARM1. La primera versión utilizada comercialmente se bautizó como ARM2 y se lanzó en el año 1986.

La arquitectura del ARM2 posee un bus de datos de 32 bits y ofrece un espacio de direcciones de 26 bits, junto con 16 registros de 32 bits. Uno de estos registros se utiliza como contador de programa, aprovechándose sus 4 bits superiores y los 2 inferiores para contener los flags de estado del procesador.

El ARM2 es probablemente el procesador de 32 bits útil más simple del mundo, ya que posee sólo 30.000 transistores. Su simplicidad se debe a que no está basado en microcódigo (sistema que suele ocupar en torno a la cuarta parte de la cantidad total de transistores usados en un procesador) y a que, como era común en aquella época, no incluye caché. Gracias a esto, su consumo en energía es bastante bajo, a la vez que ofrece un mejor rendimiento que un 286. Su sucesor, el ARM3, incluye una pequeña memoria caché de 4 KB, lo que mejora los accesos a memoria repetitivos.

A finales de los años 80, Apple Computer comenzó a trabajar con Acorn en nuevas versiones del núcleo ARM. En Acorn se dieron cuenta de que el hecho de que el fabricante de un procesador fuese también un fabricante de ordenadores podría echar para atrás a los clientes, por lo que se decidió crear una nueva compañía llamada Advanced RISC Machines, que sería la encargada del diseño y gestión de las nuevas generaciones de procesadores ARM. Ocurría esto en el año 1990.

Este trabajo derivó en el ARM6, presentado en 1991. Apple utilizó el ARM 610 (basado en el ARM6), como procesador básico para su innovador PDA, el Apple Newton. Por su parte, Acorn lo utilizó en 1994 como procesador principal en su RiscPC.

El núcleo mantuvo su simplicidad a pesar de los cambios: en efecto, el ARM2 tiene 30.000 transistores, mientras que el ARM6 sólo cuenta con 35.000. La idea era que el usuario final combinara el núcleo del ARM con un número opcional de periféricos integrados y otros elementos, pudiendo crear un procesador completo a la medida de sus necesidades.

La mayor utilización de la tecnología ARM se alcanzó con el procesador ARM7TDMI, con millones de unidades en teléfonos móviles y sistemas de videojuegos portátiles.

DEC licenció el diseño, lo cual generó algo de confusión debido a que ya producía el DEC Alpha, y creó el StrongARM. Con una velocidad de reloj de 233 MHz, este procesador consumía solo 1 W de potencia (este consumo de energía se ha reducido en versiones más recientes). Esta tecnología pasó posteriormente a manos de Intel, como fruto de un acuerdo jurídico, que la integró en su línea de procesadores Intel i960 e hizo más ardua la competencia.

Freescale (una empresa que derivó de Motorola en el año 2004), IBM, Infineon Technologies, OKI, Texas Instruments, Nintendo, Philips, VLSI, Atmel, Sharp, Samsung y STMicroelectronics también licenciaron el diseño básico del ARM.

El diseño del ARM se ha convertido en uno de los más usados del mundo, desde discos duros hasta juguetes. Hoy en día, cerca del 75% de los procesadores de 32 bits poseen este chip en su núcleo.

Familias

Familia Versión de Arquitectura Núcleo Características Cache (I/D)/MMU MIPS efectivos @ MHz Campos de Aplicación
ARM1 ARMv1 (obsoleto) ARM1 Nulo ARM Evaluation System segundo procesador para BBC Micro
ARM2 ARMv2 (obsoleto) ARM2 Añadida instrucción MUL (multiplicar) Nulo 4 MIPS @ 8 MHz
0.33 DMIPS/MHz
Acorn Archimedes, Chessmachine
ARMv2a (obsoleto) ARM250 Integrado MEMC (MMU), gráficos y un procesador de E / S. Añadidas instrucciones SWP y SWPB (swap). Nulo, MEMC1a 7 MIPS @ 12 MHz Acorn Archimedes
ARM3 ARMv2a (obsoleto) ARM2a Primera integración de una memoria caché en un ARM. 4K unificados 12 MIPS @ 25 MHz
0.50 DMIPS/MHz
Acorn Archimedes
ARM6 ARMv3 (obsoleto) ARM60 Soporte de dirección de memoria de 32 bits (frente a los 26 bits) Nulo 10 MIPS @ 12 MHz 3DO Interactive Multiplayer, Zarlink GPS Receiver
ARM600 Como ARM60, caché y un bus cooprocesador (para la unidad de coma flotante FPA10). 4K unificados 28 MIPS @ 33 MHz
ARM610 Como ARM60, caché, sin bus coprocesador. 4K unificados 17 MIPS @ 20 MHz
0.65 DMIPS/MHz
Acorn Risc PC 600, Apple Newton Serie 100
ARM7 ARMv3 (obsoleto) ARM700 8 KB unificados 40 MHz Acorn Risc PC prototipo de CPU card
ARM710 Como ARM700 8 KB unificados 40 MHz Acorn Risc PC 700
ARM710a Como ARM700 8 KB unificados 40 MHz
0.68 DMIPS/MHz
Acorn Risc PC 700, Apple eMate 300
ARM7100 Como ARM710a, SoC integrado. 8 KB unificados 18 MHz Psion Series 5
ARM7500 Como ARM710a, SoC integrado. 4 KB unificados 40 MHz Acorn A7000
ARM7500FE ARM7500, "FE" añadido un FPA y un controlador de memoria EDO. 4 KB unificados 56 MHz
0.73 DMIPS/MHz
Acorn A7000+ Network Computer
ARM7TDMI ARMv4T ARM7TDMI(-S) Segmentación de 3 etapas, Thumb nulo 15 MIPS @ 16.8 MHz
63 DMIPS @ 70 MHz
Game Boy Advance, Nintendo DS, Apple iPod, Lego NXT, Atmel AT91SAM7, Juice Box, NXP Semiconductors LPC2000 and LH754xx, Actel's CoreMP7
ARM710T ARM7TDMI, caché 8 KB unificados, MMU 36 MIPS @ 40 MHz Psion Series 5mx, Psion Revo/Revo Plus/Diamond Mako
ARM720T ARM7TDMI, caché 8 KB unificados, MMU con FCSE 60 MIPS @ 59.8 MHz Zipit Wireless Messenger, NXP Semiconductors LH7952x
ARM740T ARM7TDMI, caché MPU
ARMv5TEJ ARM7EJ-S Segmentación de 5 etapas, Thumb, Jazelle DBX, mejora de instruciones DSP nulo
StrongARM ARMv4 SA-110 16 KB/16 KB, MMU 203 MHz
1.0 DMIPS/MHz
Apple Newton serie 2x00 , Acorn Risc PC, Rebel/Corel Netwinder, Chalice CATS
SA-1100 SA-110, SoC integrado 16 KB/8 KB, MMU 203 MHz Psion netBook
SA-1110 SA-110, SoC integrado 16 KB/8 KB, MMU 206 MHz LART (computer), Intel Assabet, Ipaq H36x0, Balloon2, Zaurus SL-5x00, HP Jornada 7xx, Jornada 560 series, Palm Zire 31
ARM8 ARMv4 ARM810[1] Segmentación de 5 fases, predilección de salto estático, memoria de doble ancho de banda 8 KB unificados, MMU 84 MIPS @ 72 MHz
1.16 DMIPS/MHz
Acorn Risc PC prototipo de CPU card
ARM9TDMI ARMv4T ARM9TDMI Segmentación de 5 fases, Thumb nulo
ARM920T ARM9TDMI, caché 16 KB/16 KB, MMU con FCSE (Fast Context Switch Extension)[2] 200 MIPS @ 180 MHz Armadillo, Atmel AT91SAM9, GP32, GP2X (primer núcleo), Tapwave Zodiac (Motorola i. MX1), Hewlett-Packard Calculadoras HP-49/50 , Sun SPOT, Cirrus Logic EP9302, EP9307, EP9312, EP9315, Samsung S3C2442 (HTC TyTN, FIC Neo FreeRunner[3] ), Samsung S3C2410 (Dispositivos de navegación TomTom)[4]
ARM922T ARM9TDMI, cachés 8 KB/8 KB, MMU NXP Semiconductors LH7A40x
ARM940T ARM9TDMI, cachés 4 KB/4 KB, MPU GP2X (segundo núcleo), Meizu M6 Mini Player[5] [6]
ARM9E ARMv5TE ARM946E-S Thumb, mejora de instrucciones DSP, caché variables, memoria estrechamente acoplada, MPU Nintendo DS, Nokia N-Gage, Canon PowerShot A470, Canon EOS 5D Mark II,[7] Conexant 802.11 chips, Samsung S5L2010
ARM966E-S Thumb, Mejora de instrucciones DSP sin caché, TCMs ST Micro STR91xF, integra Ethernet[8]
ARM968E-S ARM966E-S sin caché, TCMs NXP Semiconductors LPC2900
ARMv5TEJ ARM926EJ-S Thumb, Jazelle DBX, Mejora de instrucciones DSP variables, TCMs, MMU 220 MIPS @ 200 MHz, Teléfonos móviles: Sony Ericsson (K, W series); Siemens y Benq (serie x65 y posterior); LG Arena; Texas Instruments OMAP1710, OMAP1610, OMAP1611, OMAP1612, OMAP-L137, OMAP-L138; Qualcomm MSM6100, MSM6125, MSM6225, MSM6245, MSM6250, MSM6255A, MSM6260, MSM6275, MSM6280, MSM6300, MSM6500, MSM6800; Freescale i.MX21, i.MX27, Atmel AT91SAM9, NXP Semiconductors LPC3000, GPH Wiz, NEC C10046F5-211-PN2-A SoC – núcleo en la ATi Hollywood GPU usada en la Wii,[9] Samsung S3C2412 usado en Squeezebox Duet's Controller. Squeezebox Radio; NeoMagic MiMagic Family MM6, MM6+, MM8, MTV; Buffalo TeraStation Live (NAS); Telechips TCC7801, TCC7901;ZiiLABS' ZMS-05 SoC; Western Digital MyBook "I World Edition"; Rockchip RK2806 y RK2808.
ARMv5TE ARM996HS Procesador sin reloj, como ARM966E-S sin cachés, TCMs, MPU
ARM10E ARMv5TE ARM1020E Segmentación de 6 fases, Thumb, Mejora de instrucciones DSP, (VFP) 32 KB/32 KB, MMU
ARM1022E ARM1020E 16 KB/16 KB, MMU
ARMv5TEJ ARM1026EJ-S Thumb, Jazelle DBX, Mejora de instrucciones DSP, (VFP) variable, MMU o MPU Western Digital MyBook "II World Edition";Conexant so4610 y so4615 ADSL SoC
XScale ARMv5TE 80200/IOP310/IOP315 Procesador E/S, Thumb, Mejora de instrucciones DSP
80219 400/600 MHz Thecus N2100
IOP321 600 BogoMips @ 600 MHz Iyonix
IOP33x
IOP34x 1–2 núcleos, Acelerador de RAID 32K/32K L1, 512K L2, MMU
PXA210/PXA250 Procesador de aplicaciones, Segmentación de 7 fases PXA210: 133 y 200 MHz, PXA250: 200, 300, and 400 MHz Zaurus SL-5600, iPAQ H3900, Sony CLIÉ NX60, NX70V, NZ90
PXA255 32KB/32KB, MMU 400 BogoMips @ 400 MHz; 371–533 MIPS @ 400 MHz[10] Gumstix basix & connex, Palm Tungsten E2, Zaurus SL-C860, Mentor Ranger & Stryder, iRex ILiad
PXA263 200, 300 y 400 MHz Sony CLIÉ NX73V, NX80V
PXA26x default 400 MHz, más de 624 MHz Palm Tungsten T3
PXA27x Procesador de Aplicaciones 32 KB/32 KB, MMU 800 MIPS @ 624 MHz Gumstix verdex,"Trizeps-Modules" PXA270 COM, HTC Universal, HP hx4700, Zaurus SL-C1000, 3000, 3100, 3200, Dell Axim x30, x50, and x51 series, Motorola Q, Balloon3, Trolltech Greenphone, Palm TX(312MHz), Motorola Ezx Platform A728, A780, A910, A1200, E680, E680i, E680g, E690, E895, Rokr E2, Rokr E6, Fujitsu Siemens LOOX N560, Toshiba Portégé G500, Trēo 650-755p, Zipit Z2, HP iPaq 614c Business Navigator.
PXA800(E)F
PXA3XX (nombre en clave "Monahans") 32KB/32KB L1, TCM, MMU 1000 MIPS @ 1.25 GHz Samsung Omnia
PXA900 Blackberry 8700, Blackberry Pearl (8100)
IXC1100 Procesador de control de vuelo
IXP2400/IXP2800
IXP2850
IXP2325/IXP2350
IXP42x NSLU2 IXP460/IXP465
ARM11 ARMv6 ARM1136J(F)-S[11] Segmentación de 8 etapas, SIMD, Thumb, Jazelle DBX, (VFP), Mejora de instrucciones DSP variable, MMU 740 @ 532–665 MHz (i.MX31 SoC), 400–528 MHz Texas Instruments OMAP2420 (Nokia E90, Nokia N93, Nokia N95, Nokia N82), Zune, BUGbase[2], Nokia N800, Nokia N810, Qualcomm MSM7200 (con coprocesador ARM926EJ-S@274 MHz, usado en Eten Glofiish, HTC TyTN II, HTC Nike), Freescale i.MX31 (del Zune original de 30 GB, Toshiba Gigabeat S y Kindle DX), Freescale MXC300-30 (Nokia E63, Nokia E71, Nokia 5800, Nokia E51, Nokia 6700 Classic, Nokia 6120 Classic, Nokia 6210 Navigator, Nokia 6220 Classic, Nokia 6290, Nokia 6710 Navigator, Nokia 6720 Classic, Nokia E75, Nokia N97, Nokia N81), Qualcomm MSM7201A visto en los HTC Dream, HTC Magic, Motorola Z6, HTC Hero, & Samsung SGH-i627 (Propel Pro), Qualcomm MSM7227 usado en ZTE Link,[12] [13]
ARMv6T2 ARM1156T2(F)-S Segmentación de 9 etapas, SIMD, Thumb-2, (VFP), Mejora de instrucciones DSP variable, MPU
ARMv6KZ ARM1176JZ(F)-S ARM1136EJ(F)-S variable, MMU+TrustZone Apple iPhone (EDGE y 3G), Apple iPod touch (1ra y 2da generación), Conexant CX2427X, Motorola RIZR Z8, Motorola RIZR Z10, NVIDIA GoForce 6100;[14] Telechips TCC9101, TCC9201, TCC8900, Fujitsu MB86H60, Samsung S3C6410 (ej. Samsung Omnia II, Samsung Moment, SmartQ 5), S3C6430[15]
ARMv6K ARM11 MPCore As ARM1136EJ(F)-S, 1–4 core SMP variable, MMU Nvidia APX 2500
Familia Versión de arquitectura Núcleo Características Caché (I/D)/MMU MIPS efectivos @ MHz Campo de aplicación
Cortex ARMv7-A Cortex-A5 VFP, NEON, Jazelle RCT and DBX, Thumb-2, Segmentación de 8 fases, 1–4 núcleos SMP variable (L1), MMU+TrustZone Más de 1500 (1.5 DMIPS/MHz) "Sparrow" (nombre en clave)[16] [17] [18]
Cortex-A8 VFP, NEON, Jazelle RCT, Thumb-2, Segmentación Superscalar de 13 etapas variable (L1+L2), MMU+TrustZone Más de 2000 (2.0 DMIPS/MHz de reloj desde 600 MHz hasta más de 1 GHz) Texas Instruments serie OMAP3xxx, SBM7000, Oregon State University OSWALD, Gumstix Overo Earth, Pandora, Apple iPhone 3GS, Apple iPod touch (3rd Generation), Apple iPad (SoCApple A4), Apple iPhone 4 (Soc Apple A4 , fabricado por Samsung e Intrensity), Archos 5, FreeScale i.MX51-SOC, BeagleBoard, Motorola Milestone, Motorola Milestone X, Palm Pre, Samsung Omnia HD, Samsung Wave S8500 (Hummingbird), Samsung i9000 Galaxy S (Hummingbird), Sony Ericsson Satio, Touch Book, Nokia N900, Meizu M9, ZiiLABS ZMS-08 SoC.
Qualcomm Scorpion GPU Adreno 200, VFPv3, NEON, Jazelle RCT, Thumb-2, Segmentación Superscalar de 13 etapas, variable (L1+L2), MMU+TrustZone Más de 2000 (2.0 DMIPS/MHz de reloj desde 1 GHz hasta más de 1,5 GHz dual core) Toshiba TG01, HTC Desire, Google Nexus One, HTC EVO 4G, HTC Incredible, HTC Scorpion, HTC HD2, HTC HD7
Cortex-A9 Perfil de aplicaciones, (VFP), (NEON), Jazelle RCT y DBX, Thumb-2, Out-of-order speculative issue superscalar MMU+TrustZone 2.5 DMIPS/MHz Samsung Galaxy S II
Cortex-A9 MPCore Cortex-A9, 1–4 núcleos SMP MMU+TrustZone 10,000 DMIPS @ 2 GHz optimizados en TSMC 40G (Doble núcleo) (2.5 DMIPS/MHz por núcleo) Texas Instruments OMAP4430/4440, ST-Ericsson U8500, Nvidia Tegra2, Qualcomm Snapdragon 8X72 PlayStation Vita
ARMv7-R Cortex-R4(F) Perfil Embebido, Thumb-2, (FPU) variable caché, MPU opcional 600 DMIPS @ 475 MHz Broadcom, TMS570 from Texas Instruments
ARMv7-ME Cortex-M4 (nombre en clave "Merlin")[19] Perfil microcontrolador, Thumb y Thumb-2, FPU. MAC, SIMD e instrucciones divididas. MPU opcional. 1.25 DMIPS/MHz
ARMv7-M Cortex-M3 Perfil microcontrolador, Thumb-2 únicamente. Reparto de instrucciones por Hardware. sin caché, MPU opcional. 125 DMIPS @ 100 MHz Texas Instruments Stellaris microcontroller family, ST Microelectronics STM32, NXP Semiconductors LPC1700, Toshiba TMPM330FDFG, Ember's EM3xx Series, Atmel AT91SAM3, Europe Technologies EasyBCU, Energy Micro's EFM32, Actel's SmartFusion
ARMv6-M Cortex-M0 (nombre en clave "Swift")[20] Perfil microcontrolador, Thumb-2 subset (instrucciones 16-bit Thumb & BL, MRS, MSR, ISB, DSB, and DMB). Sin caché. 0.9 DMIPS/MHz NXP Semiconductors NXP LPC1100,[21] Triad Semiconductor,[22] Melfas,[23] Chungbuk Technopark,[24] Nuvoton,[25] austriamicrosystems,[26] Rohm[27]
Cortex-M1 FPGA targeted, Microcontroller profile, Thumb-2 subset (instrucciones 16-bit Thumb & BL, MRS, MSR, ISB, DSB, and DMB). Sin Más de 136 DMIPS @ 170 MHz[28] (0.8 DMIPS/MHz,[29] MHz achievable FPGA-dependent) Actel ProASIC3, ProASIC3L, IGLOO and Fusion PSC devices, Altera Cyclone III, otros productos FPGA están soportados, por ejemplo: Synplicity

[30]

Familia Versión de Arquitectura Núcleo Características Caché (I/D)/MMU MIPS efectivos @ MHz Campo de Aplicación

Diseño

El juego de instrucciones del ARM es similar al del MOS 6502, pero incluye características adicionales que le permiten conseguir un mejor rendimiento en su ejecución. Para mantener el concepto tradicional de RISC, se estableció la ejecución de una orden en un tiempo, por lo general, de un ciclo. La característica más interesante es el uso de los 4 bits superiores como código de condición, haciendo que cualquier instrucción pueda ser condicional. Este corte reduce el espacio para algunos desplazamientos en el acceso a la memoria, pero permite evitar perder ciclos de reloj en el pipeline al ejecutar pequeños trozos de código con ejecución condicional. El ejemplo típico es el Máximo común divisor, según el algoritmo de Euclides.

Ejemplo en C

int gcd(int i, int j) 
{
   while (i != j) 
      if (i > j) 
          i -= j;
      else 
          j -= i;
   return i;
} 

Expresado en código ensamblador ARM, el ciclo, incluyendo una rotación de operandos, puede expresarse del siguiente modo:

       b test
loop   subgt  Ri, Ri, Rj
       suble  Rj, Rj, Ri
test   cmp    Ri, Rj
       bne    loop

Otra característica única del juego de instrucciones es la posibilidad de añadir shifts y rotar en el procesamiento de datos (aritmético, lógico y movimiento de registros), por ejemplo, la instrucción en C "a += (j << 2);" puede ser mejorada como una única instrucción en el ARM, permitiendo la reubicación del registro.

Todo esto ocasiona que se necesiten menos operaciones de carga y almacenamiento, mejorando el rendimiento.

El procesador ARM también tiene algunas características que son raras en otras arquitecturas también consideradas RISC, como el direccionamiento relativo, y el pre y post incremento en el modo de direccionamiento.

Tiene dos modos de funcionamiento: el ARMI con instrucciones que ocupan 4 bytes, más rápidas y potentes (hay instrucciones que sólo están en este modo) pero con mayor consumo de memoria y de electricidad. Y el modo THUMB, más limitado, con instrucciones que ocupan 2 bytes y con menor consumo de corriente

Tecnologías

Thumb

Quizás en parte por el uso condicional de usar 4 bytes por cada instrucción, los procesadores más recientes traen un conjunto de instrucciones de 16 bits adicional, llamado Thumb. Este pretende disminuir la cantidad de código escrito. Así como mejorar la densidad del código, el rendimiento puede ser superior a un código de 32 bits en donde el puerto de memoria o ancho del bus de comunicaciones son menores a 32 bits. Por lo general en aplicaciones inserta un pequeño rango de direcciones de memoria con un datapath de 32 bits (por ejemplo: Game Boy Advance), y el resto son 16 bits en modo wide o narrower.

El primer procesador con la tecnología Thumb fue el ARM7TDMI. Toda la familia posterior al ARM9, incluyendo el procesador Intel XScale, tienen incorporada la tecnología en su núcleo.

Jazelle

ARM tiene implementada una tecnología que permite que ciertos tipos de arquitecturas ejecuten Java bytecode nativamente en el hardware. El primer procesador en usar Jazelle fue el ARM926EJ-S, siendo denominados con una J a todos los procesadores que soportaran esta tecnología.

Véase también

Referencias

  1. "ARM810 – Dancing to the Beat of a Different Drum" ARM Holdings presentation at Hot Chips 1996-08-07.
  2. Register 13, FCSE PID register ARM920T Technical Reference Manual
  3. «Neo1973: GTA01Bv4 versus GTA02 comparison». Consultado el 15-11-2007.
  4. «S3C2410». Consultado el 13-01-2010.
  5. «Rockbox Samsung SA58xxx series». Consultado el 22-02-2008.
  6. «Rockbox Meizu M6 Port – Hardware Information». Consultado el 22-02-2008.
  7. [1]
  8. «STR9 – STR912 – STR912FW44 microcontroller – documents and files download page». Mcu.st.com. Consultado el 18-04-2009.
  9. Starlet.
  10. «Benchmarks – Albatross». Albatross-uav.org (18-06-2005). Consultado el 18-04-2009.
  11. «ARM1136J(F)-S – ARM Processor». Arm.com. Consultado el 18-04-2009.
  12. «Qualcomm chips kernel ARM - from phones to laptops». xi0.info. Consultado el 08-05-2010.
  13. «Qualcomm MSM7227 RISC Chipset». pdadb.net. Consultado el 08-05-2010.
  14. «GoForce 6100». Nvidia.com. Consultado el 18-04-2009.
  15. «Samsung S3C6410 and S3C6430 Series ARM Proccessors». Samsung. Consultado el 08-10-2009., y el Qualcomm MSM7627 visto en el Palm Pixi y el Motorola Calgary/Devour
  16. Merrit, Rick (21-10-2009). «"ARM stretches out with A5 core, graphics, FPGAs"». EE Times. Consultado el 28-10-2009.
  17. Clarke, Peter (03-02-2009). «ARM tips plans for Swift and Sparrow processor cores». EE Times. Consultado el 18-04-2009.
  18. Segan, Sascha (09-04-2009). «ARM's Multicore Chips Aim for Netbooks». PC Magazine. Consultado el 18-04-2009.
  19. Benz, Benjamin (02-02-2010). «Cortex Nachwuchs bei ARM». Heise.de. Consultado el 03-05-2010.
  20. Clarke, Peter (23-02-2009). «ARM preps tiny core for low-power microcontrollers». EE Times. Consultado el 30-11-2009.
  21. Walko, John (23-03-2009). «NXP first to demo ARM Cortex-M0 silicon». EE Times. Consultado el 29-06-2009.
  22. http://www.triadsemi.com/services/arm-powered-vcas/
  23. Cortex-M0 used in low power touch controller
  24. http://www.design-reuse.com/news/22137/arm-cortex-m0-processor.html
  25. http://translate.google.co.uk/translate?hl=en&sl=zh-TW&u=http://www.nuvoton.com/hq/enu/NewsAndEvents/News/MediaCoverage/20091005.htm
  26. http://www10.edacafe.com/nbc/articles/view_article.php?articleid=752000
  27. http://www.arm.com/about/newsroom/rohm-licenses-arm-cortex-m0-processor.php
  28. "ARM Extends Cortex Family with First Processor Optimized for FPGA", ARM press release, March 19, 2007. Retrieved April 11, 2007.
  29. "ARM Cortex-M1", ARM product website. Retrieved April 11, 2007.
  30. ARM Extends Cortex Family with First Processor Optimized for FPGA.

Wikimedia foundation. 2010.

См. также в других словарях:

  • ARM Holdings — plc Fundación 1990 Fundador(es) Robin Saxby, Jamie Urquhart, Mike Muller, Tudor Brown, Lee Smith, John Biggs, Harry Oldh …   Wikipedia Español

  • ARM — El acrónimo o las siglas ARM puede corresponder a: Arquitectura ARM, una familia de microprocesadores producidos por la empresa ARM Holdings. ARM Holdings, una multinacional dedicada a los semiconductores y al desarrollo de software con sede en… …   Wikipedia Español

  • Club Deportivo Arquitectura — C. D. Arquitectura Nombre completo Club Derpotivo Arquitectura Apodo(s) La Escuela Fundación 1931 Estadio Estadio Nacional Complutense …   Wikipedia Español

  • Acorn Computers — Este artículo trata sobre Acorn Computers. Para la actual usuaria de la marca que fabrica sólo ordenadores para Windows , véase Acorn Computers Ltd. Acorn Computers Lema The choice of experience Fundación Diciembre de 1978 …   Wikipedia Español

  • Unidad central de procesamiento — Oblea de un microprocesador Intel 80486DX2 (tamaño: 12×6,75 mm) en su empaquetado. La unidad central de procesamiento, UCP o CPU (por el acrónimo en inglés de central processing unit), o simplemente el procesador o microprocesador, es el… …   Wikipedia Español

  • Slackware — Linux Parte de la familia GNU/Linux …   Wikipedia Español

  • MIPS (procesador) — Un microprocesador MIPS R4400 fabricado por Toshiba Con el nombre de MIPS (siglas de Microprocessor without Interlocked Pipeline Stages) se conoce a toda una familia de microprocesadores de arquitectura RISC desarrollados por MIPS Technologies.… …   Wikipedia Español

  • Android — Parte de la familia Linux …   Wikipedia Español

  • Linaro — es una organización de ingeniería sin fines de lucro (NFP) que funciona en Linux basada en software de código abierto. Se anunció en la feria Computex en junio de 2010 por la ARM , Freescale Semiconductor , IBM , Samsung , ST Ericsson y Texas… …   Wikipedia Español

  • Intel XScale — El Intel XScale es un núcleo de microprocesador, la implementación de Intel de la quinta generación de la arquitectura ARM. La tecnología ha sido vendida a Marvell Technology Group en junio de 2006. Está basado en el ISA v5TE sin las… …   Wikipedia Español


Поделиться ссылкой на выделенное

Прямая ссылка:
Нажмите правой клавишей мыши и выберите «Копировать ссылку»